XA-9625 PATENT APPLICATION

HE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the application of:

Yasutoshi AIBARA et al.

Appln. No.: 10/080,586

Group Art Unit: 2811

Filed: February 25, 2002

For: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND IMAGING

SYSTEM

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

Applicants hereby claim the priority of Japanese Patent Application No. 2001-098750 filed March 30, 2001, and submit herewith a certified copy of said application.

Respectfully submitted,


MWS:sjk

Miles & Stockbridge P.C. 1751 Pinnacle Drive Suite 500 McLean, VA 22102-3833 Tel: (703) 610-8652

April 26, 2002

Mitchell W. Shapi

Reg. No. 31,568



別紙条物が書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 3月30日

出願番号

Application Number:

特願2001-098750

[ST.10/C]:

[JP2001-098750]

出 願 人
Applicant(s):

株式会社日立製作所

日立東部セミコンダクタ株式会社

株式会社日立超エル・エス・アイ・システム

APR 30 2002


2002年 3月19日

特許庁長官 Commissioner, Japan Patent Office



M





【書類名】

特許願

【整理番号】

H01001321

【あて先】

特許庁長官殿

【国際特許分類】

G06F 3/05

H04N 5/00

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

相原 康敏

【発明者】

【住所又は居所】

群馬県高崎市西横手町1番地1 日立東部セミコンダク

タ株式会社内

【氏名】

中島 広樹

【発明者】

【住所又は居所】

東京都小平市上水本町5丁目22番1号 株式会社 日

立超エル・エス・アイ・システムズ内

【氏名】

今泉 栄亀

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

松浦 達治

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社 日立製作所

【特許出願人】

【識別番号】

000233527

【氏名又は名称】

日立東部セミコンダクタ株式会社

【特許出願人】

【識別番号】

000233169

 \bigcirc

【氏名又は名称】 株式会社 日立超エル・エス・アイ・システムズ

【代理人】

【識別番号】

100085811

【弁理士】

【氏名又は名称】

大日方 富雄

【電話番号】

03-3269-1430

【手数料の表示】

【予納台帳番号】

027177

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体集積回路および撮像システム

【特許請求の範囲】

【請求項1】 撮像素子から出力されるアナログカラー映像信号を増幅する 増幅回路と、増幅された信号をディジタル信号に変換するAD変換回路と、AD 変換後の同一色に関わる隣接する画素のコード同士の差分をとる差分化手段と、 該差分化手段の出力をコード変換するコード変換手段とを備えたことを特徴とす る半導体集積回路。

【請求項2】 上記コード変換手段は、入力バイナリコードをグレイコード に変換するバイナリーグレイコード変換回路であることを特徴とする請求項1に 記載の半導体集積回路。

【請求項3】 上記コード変換手段は、入力コードに固定値を加算もしくは 減算する回路からなることを特徴とする請求項1に記載の半導体集積回路。

【請求項4】 上記差分化手段は、上記AD変換回路の出力コードを遅延させる遅延回路と、該遅延回路で遅延されたコードと入力コードとの差分をとる減算手段とにより構成され、上記遅延回路は入力映像信号の色配列に応じて遅延時間が可変に構成されていることを特徴とする請求項1~3のいずれかに記載の半導体集積回路。

【請求項5】 色フィルタを備えた撮像素子と、

前記撮像素子から出力されるアナログカラー映像信号を増幅する増幅回路と、 増幅された信号をディジタル信号に変換するAD変換回路と、AD変換後の同一 色に関わる隣接する画素のコード同士の差分をとる差分化手段と、該差分化手段 の出力をコード変換する第1コード変換手段とを備えた半導体集積回路と、

前記半導体集積回路から出力されるコードを変換する第2コード変換手段および画像処理回路を備え画像処理用半導体集積回路と、

を有することを特徴とする撮像システム。

【請求項6】 上記第1コード変換手段はバイナリコードをグレイコードに変換するバイナリーグレイコード変換回路であり、上記第2コード変換手段はグレイコードをバイナリコードに変換するグレイーバイナリコード変換回路である



ことを特徴とする請求項5に記載の撮像システム。

【請求項7】 上記第1コード変換手段は、入力コードに固定値を加算もしくは減算する回路からなり、上記第2コード変換手段は入力コードから固定値を減算もしくは加算する回路からなることを特徴とする請求項5に記載の撮像システム。

【請求項8】 上記差分化手段は、上記AD変換回路の出力コードを遅延させる遅延回路と、該遅延回路で遅延されたコードと入力コードとの差分をとる減算手段とにより構成され、上記遅延回路は入力映像信号の色配列に応じて遅延時間が可変に構成されていることを特徴とする請求項5~7のいずれかに記載の撮像システム。

【請求項9】 ディジタル画像データを記憶する記憶手段を備え、上記画像 処理用半導体集積回路は、上記第2コード変換手段により変換された後のコード を圧縮するデータ圧縮回路および圧縮データを伸長するデータ伸長回路を備え、 上記データ圧縮回路により圧縮されたデータが上記記憶手段に記憶されるように 構成されていることを特徴とする請求項5~8のいずれかに記載の撮像システム

【請求項10】 撮像素子から出力されるアナログカラー映像信号をディジタル信号に変換する信号変換方法であって、映像信号をAD変換回路によりAD変換した後、変換後の同一色に関わる隣接する画素のコード同士の差分をとり、該差分化出力コードを前後のコード間で切り替わるビット数の少ないコードに変換するようにしたことを特徴とする信号変換方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、CCD(チャージ・カップルド・デバイス)のような撮像素子を用いた撮像システムにおけるノイズ低減技術さらにはディジタル画像データの伝達によって生じるノイズをコード変換方式を用いて低減する技術に関し、例えば電子スチールカメラ(いわゆるディジタルカメラ)やビデオカメラなどに利用して有効な技術に関する。



[0002]

【従来の技術】

図10に示すように、CCD10から出力されたアナログ映像信号をAD変換用LSI(大規模半導体集積回路)20でディジタル信号に変換してDSP(ディジタル・シグナル・プロセッサ)30で画像処理を行ない、ディスプレイ80に表示させるようにした電子スチールカメラやビデオカメラのような撮像システムがある。ここで、CCD10やDSP30もAD変換用LSI20と同様にそれぞれ半導体集積回路化され、これらの半導体集積回路がプリント配線基板100上に実装されて撮像システムが構成される。

[0003]

【発明が解決しようとする課題】

本発明者らは、かかる撮像システムにおいて表示画面に現われるノイズの原因について詳細な検討を行なった。その結果、AD変換された画像データをDSP30へ伝達すべくAD変換用LSI20が画像データを出力する際に発生した電源ノイズが、プリント配線基板上の電源ライン(Vccラインおよびグランドライン)を介してCCD側に回り込んでAD変換用LSIへ入力する映像信号にのったり、AD変換用LSI内部で電源ラインや半導体基板を通して出力回路側から入力端子側へ回り込むことが主な原因であることを見出した。

[0004]

もともとLSIの出力回路は外部のプリント配線等チップ内部に比べて大きな 負荷を駆動する必要があるため、出力用素子もAD変換回路などの内部回路を構成する素子に比べて大きなサイズ(10倍以上)のものが使用され、比較的多く の電流が流れるように設計されるのが一般的であり、出力信号の切り替わりの際 に大きな貫通電流が流れて電源にノイズがのると考えられる。また、出力回路で 発生したノイズは基板を通して入力回路以外の内部回路にも伝播するが、AD変 換用LSIでは入力アナログ信号を増幅するPGA(プログラマブル・ゲイン・ アンプ)のような増幅回路を有するため、入力側に伝播したノイズも映像信号と 共に増幅されてしまい表示画質の低下につながることとなる。

[0005]

そこで、出力回路の動作に伴なうノイズを減らすため、AD変換用LSIの電源端子に比較的大きなパスコンデンサを接続することでノイズ対策を行なってみた。しかしながら、大きなパスコンデンサを設けることはチップサイズを大きくしたり、システムの実装効率を低下させる要因となるとともに、パスコンデンサのみでは充分にノイズを除去することができないことが分かった。

[0006]

従って、ノイズを低減するにはAD変換用LSI20から出力されるディジタル画像データの切替えに伴なう出力回路での貫通電流を減らすことが有効であるとの結論に達した。ところで、出力回路での貫通電流を減らすには電源電圧を下げたり、出力回路の駆動力を下げることも一つの対策であるが、そのようにすると信号の伝達速度が低下してシステムの性能が要求を満たすことができなくなってしまうことがある。

[0007]

この発明は、出力が切り替わる時に出力回路に流れる貫通電流を減らして発生するノイズを少なくできる半導体集積回路を提供することを目的とする。

[0008]

この発明の他の目的は、信号の伝達速度を低下させることなく、CCDのような固体撮像素子から出力されるアナログ映像信号をディジタル画像データに変換しそれを出力する出力回路で発生するノイズを低減して、画質を向上させることが可能な撮像システムを提供することにある。

[0009]

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

[0010]

【課題を解決するための手段】

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。

[0011]

すなわち、AD変換されたディジタル画像データを出力する前に差分符号化し

、それをグレイコードに変換もしくはある固定値を加算するような所定のコード変換を行なってから出力するようにした。より具体的には、撮像素子から出力されるアナログカラー映像信号をAD変換回路によりAD変換した後、変換後の同一色に関わる隣接する画素のコード同士の差分をとり、該差分化出力コードを前後のコード間で切り替わりビット数の少ないコードに変換するようにしたものである。かかるコード変換を行なうことで、出力されるディジタル信号が切り換わる際に変化するビットの数が少なくなり、それによって出力回路での貫通電流が減少し、出力の変化に伴なうノイズを低減することができるようになる。

[0012]

 \bigcirc

また、本発明は、撮像素子から出力されるアナログカラー映像信号を増幅する 増幅回路と、増幅された信号をディジタル信号に変換するAD変換回路と、AD 変換後の同一色に関わる隣接する画素のコード同士の差分をとる差分化手段と、 該差分化手段の出力をコード変換するコード変換手段とを設けるようにしたもの である。これにより、該半導体集積回路から出力されるディジタル信号が切り換 わる際に変化するビットの数が少なくなり、それによって出力回路での貫通電流 が減少するようになる。

[0013]

上記コード変換手段としては、入力バイナリコードをグレイコードに変化する バイナリーグレイコード変換回路を用いるのが望ましい。これにより、出力され るディジタル信号が切り換わる際に変化するビットの数が確実に少なくなる。

[0014]

また、上記コード変換手段として、入力コードに固定値を加算もしくは減算する回路を用いるようにしても良い。これにより、出力されるディジタル信号が切り換わる際に変化するビットの数をかなり少なくすることができる。この理由は、次の原理による。すなわち、ディジタル画像データの差分化された成分は0、+1、-1など0の近傍のデータに集中する。そのため、バイナリコードではオール"0"であるのに対し、-1はオール"1"であるから差分データが0から-1にまたはその逆に変化すると全ビットが変化し、雑音を発生させてしまう。そこで、入力コードに固定値を加算もしくは減算することにより、オール"0"

からオール"1"またはその逆の変化を発生しないようにするものである。

[0015]

さらに、上記差分化手段は、上記AD変換回路の出力コードを遅延させる遅延 回路と、該遅延回路で遅延されたコードと入力コードとの差分をとる減算手段と により構成し、上記遅延回路は入力映像信号の色配列に応じて遅延時間が可変に 構成する。これにより、使用するフィルタの色配列が異なっていても、遅延回路 の遅延時間を変更することで容易に対応することができる。

[0016]

また、本発明に係る撮像システムは、色フィルタを備えた撮像素子と、前記撮像素子から出力されるアナログカラー映像信号を増幅する増幅回路と、増幅された信号をディジタル信号に変換するAD変換回路と、AD変換後の同一色に関わる隣接する画素のコード同士の差分をとる差分化手段と、該差分化手段の出力をコード変換する第1コード変換手段とを備えた半導体集積回路と、前記半導体集積回路から出力されるコードを変換する第2コード変換手段および画像処理回路を備え画像処理用半導体集積回路とにより構成するようにしたものである。

[0017]

上記した手段によれば、AD変換回路を備えた半導体集積回路の出力回路での 貫通電流が減少し、出力の変化に伴なうノイズを抑制することができ、その結果 、表示画質を向上させることができる。

[0018]

上記第1コード変換手段はバイナリコードをグレイコードに変換するバイナリーグレイコード変換回路を使用し、上記第2コード変換手段はグレイコードをバイナリコードに変換するグレイーバイナリコード変換回路を使用するのが望ましい。これにより、出力されるディジタル信号が切り換わる際に変化するビットの数が確実に少なくなり、表示画質を向上させることができる。

[0019]

また、上記コード変換手段として、入力コードに固定値を加算もしくは減算する回路を用いるようにしても良い。これにより、出力されるディジタル信号が切り換わる際に変化するビットの数をかなり少なくすることができ、表示画質を向

AND THE PERSON NAMED IN COLUMN TWO IS NOT THE PERSON NAMED IN COLUMN TWO IS NAMED IN COLUMN TWO IS

上させることができる。

[0020]

さらに、上記差分化手段は、上記AD変換回路の出力コードを遅延させる遅延 回路と、該遅延回路で遅延されたコードと入力コードとの差分をとる減算手段と により構成し、上記遅延回路は入力映像信号の色配列に応じて遅延時間が可変に 構成する。これにより、使用するフィルタの色配列が異なっていても、遅延回路 の遅延時間を変更することで容易に対応することができる。

[0021]

また、ディジタル画像データを記憶する記憶手段を設けるとともに、上記画像 処理用半導体集積回路には、上記第2コード変換手段により変換された後のコードを圧縮するデータ圧縮回路および圧縮データを伸長するデータ伸長回路を設け 、上記データ圧縮回路により圧縮されたデータが上記記憶手段に記憶されるよう に構成する。これにより、画像データの互換性を保持しつつ少ない記憶容量の記 憶手段により多くの画像データを保存することができるようになる。

[0022]

【発明の実施の形態】

以下、本発明の好適な実施例を図面に基づいて説明する。

[0023]

図1には、本発明を適用した撮像システムに用いられるAD変換用LSIの概略構成例を示す。

[0024]

図1に示されているように、この実施例のAD変換用LSI20は、CCD1 0から出力され入力端子INに入力されたアナログ映像信号をサンプリングする 相関二重サンプリング回路(CDS)21と、サンプリングされた信号を増幅す る利得可変なプログラマブルゲインアンプ(PGA)22と、増幅されたアナロ グ信号をディジタル信号に変換するAD変換回路(ADC)23と、AD変換さ れたディジタル画像データを差分符号化しさらにそれをグレイコードに変換する 符号化&コード変換回路24と、コード変換された信号を出力端子OUTよりチップ外部へ出力する出力バッファ25とから構成されている。 [0025]

AD変換用LSI20を構成する各回路ブロック21~25のうち符号化&コード変換回路24を除く他の回路は、従来のAD変換用LSI20においても設けられていたものである。つまり、AD変換回路23と出力バッファ25との間に符号化&コード変換回路24を設けたことが本実施例の新規な点である。

[0026]

なお、この実施例のAD変換用LSI20に設けられる回路は、図1に示されているものがすべてではない。図1には示されていないが、このLSIチップ内には上記アンプ(PGA)22のゲインを制御する信号などを生成したりチップ全体の動作を制御したりする制御回路や、CDS21ヘサンプリングタイミングを与えるクロック信号やAD変換回路23および符号化&コード変換回路24の動作にそれぞれ必要なクロック信号を生成するクロック生成回路もしくは外部から供給されるクロック信号をチップ内部の回路に分配するクロックバッファなどが設けられる。

[0027]

また、この実施例では、上記符号化&コード変換回路24を設けることにより 後述のように出力バッファ25における貫通電流を減らしノイズを低減できるよ うにされているが、さらにノイズを低減するためには、チップの電源端子にパス コンデンサを接続するのが望ましい。ただし、本発明を適用することによりパス コンデンサとして容量値の小さなものを使用することができるので実装面積を小 さくすることができる。

[0028]

図2には、上記符号化&コード変換回路24の概略構成が示されている。図2に示されているように、符号化&コード変換回路24はAD変換回路23から出力されたデータを所定のクロック周期だけ遅延させる遅延回路41と、AD変換回路23から出力されたデータと遅延回路41で遅延されたデータとの差分をとる差分符号化回路42と、差分符号化されたバイナリデータをグレイコードに変換するコード変換回路43とから構成される。

[0029]

差分符号化回路42は、差分をとった際に発生したキャリービットを切り捨てるように構成されているキャリービットを切り捨てることで、差分をとる前のデータのビット数と差分をとった後のデータのビット数が同一となり、データの取り扱いが容易になる。表1に、2ビットの場合を例にとって、データ(被減算値a)とデータ(減算値b)の差分をとってキャリーを切り捨てた場合の演算結果 c(=a-b)と、該演算結果cと減算値bとから加算により被減算値aを算出した結果d(=c+b)を示す。なお、本実施例においては、後述の差分復号化の際に行なわれる加算においても、発生したキャリービットは切り捨てられる。これにより、差分をとる前のデータのビット数と差分をとった後のデータのビット数が同一となる。

[0030]

【表1】

被減算値 (a)	減算値 (b)	c (= a - b)	d (= c + b)
		[キャリー切捨て]	[キャリー切捨て]
00	00	00	00
00	01	11	00
00	10	10	00
00	11	01	00
01	00	01	01
01	01	00	01
01	10	11	01
01	11	10	01
10	00	10	10
10	. 01	01	10
10	10	00	10
10	11	11	10
11	00	11	11
11	01	10	11
11	10	01	11
11	11	00	11

[0031]

表1においては、第1列目のコード(a)と第4列目のコード(d)とは一致 している。このことより、差分符号化の際および差分復号化の際にそれぞれキャ リーの切捨てを行なっても元のコードを正確に復元できることが分かる。なお、 表1には2ビットのコードの例を示したが3ビット以上のコードにおいても同様 にキャリーを切り捨てても再現性がある。

[0032]

コード変換回路43は、例えば図3に示すように変換するコードのビット数よりも1つ少ない数のイクスクルーシブORゲートG1~G7で構成され、最上ビットを除き隣接するビット同士Di, Di+1 (i=0~6)の排他的論理和をとったものが変換後のビットDi'として出力される。変換前の最上位のビットD7はそのまま変換後の最上位ビットD7'として出力される。図3は、一例として8ビットのバイナリコードをグレイコードに変換する場合の回路例であり、同様の仕組みにより10ビットや12ビットなど任意のビット数のコード変換回路を構成することができる。

[0033]

次に、上記差分符号化回路42による差分符号化処理とコード変換回路43によるバイナリグレイコード変換の具体的な手順を、図5を参照しながら説明する。なお、ここで説明する手順は、3原色であるR(赤),G(緑),B(青)が図4(A)に示すように配置されている色フィルタを有し、図4(A)に矢印①~②で示すように各ラインを上から順に横方向にスキャンするように構成されたCCDから出力された映像信号が入力される場合である。この場合、図2の遅延回路41における遅延量は2クロック周期すなわちCDS21における入力信号のサンプリングクロックの2周期分の遅延とされる。

[0034]

図5の(A)欄に示されているように、R→G→R→G→R→G→R→GのようにR(赤)の信号とG(緑)の信号が交互に入力される場合を考える。このとき各信号をAD変換した値が10進数で図5の(B)欄のように変化したとする。これを実際に出力されるバイナリコードで現わすと、図5(C)欄のようになる。符号化&コード変換回路24を有しない従来のAD変換用LSIからはこのコードがそのまま出力されていた。図5(C)欄のコードの隣接するもの同士を比較すると明らかなように、各コードが次のコードに変化するときの切り替わりビット数は、図5の(D)欄のようになる。

[0035]

本実施例のコード変換回路24に図5(C)に示すようなバイナリコードが入力されたときに差分符号化回路42から出力される値を、10進数で示すと図5(E)のように、またバイナリコードで示すと図5(F)のようになる。ここで、差分は隣接する画素の同一の色同士、つまり図5の(B)欄で矢印で示すように一つおきの値同士の差分である。そして、図5(F)の差分バイナリコードをグレイコードに変換すると図5(G)のようになる。

[0036]

図5 (G) 欄のコードの隣接するもの同士を比較すると明らかなように、各コードが次のコードに変化するときの切り替わりビット数は、図5の(H)のようになる。図5の(D) 欄と(H) 欄とを比較すると、従来方式に比べて本実施例の方が、切り替わりビット数が大幅に減少することが分かる。

[0037]

なお、映像信号においては隣接する画素間での急激な変化は少ないので、AD変換後のコードを直ちにグレイコードに変換しても同一色同士ではビット変化量は少ない。本実施例においてAD変換後のコードを直ちにグレイコードに変換せずに差分をとっているのは、映像信号においては隣接する画素同士では変化が少なくても、図4のような色要素配列のフィルタを通したCCDの出力におけるひとつの画素の異色間のコード差は比較的大きいことが多いためである(例外として撮影対象が色彩の変化に乏しい灰色の場合には、異色間のコード差も小さくなる)。

[0038]

本実施例のように差分をとってグレイコードに変換すれば、色が異なっても差分同士にはそれほど大きな差異がないので、例えばR(赤)成分の画像データの出力からG(緑)成分の画像データの出力へ切り替わる際に変化するビットの数も少なくなる。

[0039]

ただし、単に差分をとるようにしたのでは、1つの画面では差分が正になる場合と負になる場合がほぼ同一の割合で発生すると予想されるが、2の補数で表わされるバイナリコードでは正から負に変わるときはオール"0"からオール"1



"へ、また負から正へ変わるときはオール"1"からオール"0"にコードが大きく変化してしまう。そこで、この実施例では、バイナリコードをグレイコードに変換することにより、正から負あるいは負から正へ変わるときにコードが大きく変化しないようにしている。

[0040]

表2に、2の補数で表わされるバイナリコードとグレイコードとの関係を、コードが3ビットの場合を例にとって示す。

[0041]

【表2】

10 進数	バイナリ	グレイ	オフセット
	(2の補数)	コード	バイナリ(+5)
7	111	100	100
6	110	101	011
5	101	111	010
4	100	110	001
3	011	010	000
2	010	011	1 1 1
1	001	001	110
0	000	000	101
-1(7)	111	100	100
-2(6)	110	101	011
- 3 (5)	101	111	010
-4(4)	100	110	001
-5(3)	011	010	000
-6(2)	010	011	111
-7(1)	001	001	110

[0042]

表2から分かるように、3ビットのバイナリコードでは10進数の「0」から「-1」に変化するときに「000」から「111」に変化する。4ビットや8ビット、あるいはそれ以上のビット数のコードでも同様にオール「0」からオール「1」に変化する。この場合、切り替わるビットは全ビット(3個)である。一方、グレイコードでは、例えば3ビットの場合には10進数の「0」から「-1」に変化するときに「000」から「100」に変化するので、この場合、切り替わるビットはたった1ビットである。従って、出力バッファで出力が切り替

わる際に流れる貫通電流もバイナリコードを出力する場合よりもグレイコードを 出力する場合の方が大幅に少なくなる。

[0043]

図6には、一例として人間の手のひらをCCDで撮影した場合における従来方式によるAD変換後のコードの切り替わりビット数を調べた結果(A)と、本実施例を適用して差分符号化後にグレイコード変換した場合における切り替わりビット数を調べた結果(B)をグラフで示す。

[0044]

同図より、従来方式(A)ではコードの切り替わりビット数は最大「8」個で最も出現頻度が高いビット数は「4」個であるのに対して、本実施例を適用した場合には切り替わりビット数は最大「6」個で最も出現頻度が高いビット数は「2」個であり、本実施例の方が従来方式に比べて切り替わりビット数が少ないことが分かる。そして、このように切り替わりビット数が少なければそのようなコードを出力するときに出力バッファに流れる貫通電流を減らすことができ、電源ノイズや基板を通して伝わるノイズも減らすことができる。

[0045]

なお、図2に示されている差分符号化およびグレイコード変換方式は、図4(B)のようにCy(シアン), Ye(イエロー), Mg(マゼンタ), G(グリーン)の4色が配列されてなる補色フィルタを用いる場合や3原色R(赤), G(緑), B(青)が横一列に配列されてなるフィルタを用いる場合にも適用することができる。このうち補色フィルタを用いる場合でも、同一行に2種類の色要素が交互に配列されているフィルタであれば、遅延回路41における遅延量は前記実施例と同様に2クロック周期とすればよい。

[0046]

一方、図示しないが3原色フィルタでも3つの色要素が順に繰返し横一列に配列されてなる3原色フィルタを用いる場合には遅延回路41における遅延量は3クロック周期とすれば良い。このように使用するフィルタに応じて遅延回路41における遅延量は異なるので、図2の実施例における遅延回路41を可変遅延回路で構成するとともに、この可変遅延回路に対応して遅延量(遅延クロック周期

)を指定するためのレジスタを設けて、このレジスタの設定値を書き換えること で遅延回路41における遅延量を変更できるように構成するようにしても良い。

[0047]

()

次に、本発明の第2の実施例を説明する。第2の実施例は、第1の実施例のように差分符号化した後グレイコードに変換するのではなく、差分符号化した後にあるバイナリコードで表現された固定値を加算(減算も可)するようにしたものである。表2の右側の列に差分符号化した後に固定値として「10進数表示で5(バイナリコードでは"101")」を加算した場合のコード(以下、オフセットバイナリコードと称する)を示す。

[0048]

表2より差分符号化後に固定値として「5」を加算した場合には、10進数の「0」から「-1」に変化するときにバイナリコードでは「101」から「100」に変化するので、この場合、切り替わるビットはたった1ビットであることが分かる。ただし、この方式の場合、10進数の「2」から「3」に変化するときに「111」から「000」に変化するので、この場合、切り替わるビット数は3個となる。しかし、入力映像信号すなわち撮影対象によっては隣接する画素間の信号の変化の量が「-1」~「+2」の範囲に入る場合(明度差の小さな映像)もある。このような場合、第2の実施例を適用したとしても出力の切り替わりの際に変化するビットの数を減らし、出力の変化に伴なうノイズを低減することができる。

[0049]

表2にはコードが3ビットの場合を示したが、ビット数がもっと多くなれば加算する固定値を適当に選択することで、出力データが切り替わる際に変化するビットの数を1以下に抑えることができるオフセットバイナリコードの範囲を広くすることができる。従って、差分符号化後にオフセットバイナリコードに変換するようにしても、第1の実施例ほどではないが、出力されるディジタル信号が切り換わる際に変化するビットの数をかなり少なくすることができ、それによって出力回路での貫通電流を減少させ、出力の変化に伴なうノイズを低減することができるようになる。

[0050]

図7には上記AD変換用LSIから出力される画像データを受けてデータ処理を行なうDSP(ディジタル・シグナル・プロセッサ)30の概略構成が示されている。この実施例のDSP30は、AD変換用LSI20から出力されるグレイコード変換された画像データを受けてこれを元のバイナリコードに逆変換しさらに差分復号を行なうグレイーバイナリ差分復号回路31と、復号された画像データに対して例えば色補正や画像合成などの画像処理を行なう画像処理回路32と、復号された画像データを圧縮して外部のメモリ50に格納したりメモリ50から読み出された画像データを伸長したりする圧縮/伸長回路33などにより構成されている。メモリ50は、RAMなどの揮発性半導体集メモリの他、スマートメディアやコンパクトフラッシュなどの不揮発性メモリが用いられる。

[0051]

なお、画像処理回路32で画像処理される前の画像データを圧縮する代わりに、画像処理された後の画像データを圧縮/伸長回路33で圧縮して外部のメモリ50に格納するように構成することも可能である。この実施例においては、上記DSP30で画像処理された画像データは外部のDA変換回路60へ出力されてアナログ信号に変換され、これがフィルタ70を通してディスプレイ80に供給されて表示されるようにされる。図7のDSP30は機能ブロックで表わしたものであり、実際のハードウェアでは、例えば乗算器や加算器などの演算器とデータを保持するレジスタ、それらを処理内容に応じて所定の順序で動作させる制御回路などから構成される。

[0052]

図8には、上記DSP30に設けられるグレイーバイナリ差分復号回路31の構成が示されている。グレイーバイナリ差分復号回路31は、例えばデータが3ビットの場合には表2の3列目に示されているようなグレイコードを2列目に示されているようなバイナリコードに変換するグレイーバイナリ変換回路311と、図2に示されている遅延回路41における遅延に対応して所定のクロック周期だけコード信号を遅延させる遅延回路312と、グレイーバイナリ変換回路311で変換されたコードに遅延回路312で遅延されたコードを加算することで差



分復号化したデータを生成する加算回路313とから構成されている。なお、加算回路313は加算のときに発生したキャリーを切り捨てるように構成されている。このように差分復号化の際にキャリーの切捨てを行なうように構成されていても、表1を用いて説明したように、元のコードを正確に復元することができる

[0053]

図9には、上記グレイーバイナリ変換回路311の具体的な構成例が示されている。同図に示されているように、グレイーバイナリ変換回路311は、変換するコードのビット数よりも1つ少ない数のイクスクルーシブORゲートG11~G17で構成され、最上位を除く各入力ビットDi'とその1つ上位ビット側の変換後ビット(イクスクルーシブORゲートの出力)Di+1との排他的論理和をとることでバイナリコードに変換される。最上位のビットD7'はそのまま変換後の最上位ビットD7として出力される。図9は、図3に対応して8ビットのグレイコードをバイナリコードに変換する回路の例を示したものであり、同様の仕組みにより10ビットや12ビットなど任意のビット数のコード変換回路を構成することができる。

[0054]

なお、図8および図9は送られてくるコードがグレイコードの場合の変換回路の例であり、送られてくるコードが表2の4列目に示されているようなオフセットバイナリコードである場合には、入力コードからある固定値を引き算(あるいは加算)する処理を行なう回路とされる。

[0055]

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記実施例においては、差分符号化した後に行なうコード変換の例としてグレイコードに変換する場合とオフセットバイナリコードに変換する場合とを説明したが、コード変換はこれらに限定されるものでなく、差分を示すコードが切り替わる際に変化するビットの数が少ない方式であればどのようなコード変換を利用するものであってもよい。



[0056]

また、前記実施例においては、CDS(相関二重サンプリング回路)を搭載したAD変換用LSIについて説明したが、CDSは省略しても良いし別チップで構成されていても良い。前記実施例においては、CCDを用いた撮像システムにおけるAD変換用LSIについて説明したが、CMOSイメージセンサなどCCD以外の撮像素子を用いた撮像システムにおけるAD変換用LSIについても同様に適用することができる。

[0057]

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である撮像システムに適用した場合について説明したが、本発明はそれに限定されるものでなく、例えば音声信号を処理する録音システムなどアナログ信号をディジタルデータに変換して処理するシステムに広く利用することができる

[0058]

【発明の効果】

本願において開示される発明のうち代表的なものによって得られる効果を簡単 に説明すれば下記のとおりである。

[0059]

すなわち、信号の伝達速度を低下させることなく、撮像素子から出力されるアナログ映像信号をディジタル画像データに変換するAD変換用LSIの出力回路で発生するノイズを低減して、画質を向上させることができるという効果がある

【図面の簡単な説明】

【図1】

本発明を適用した撮像システムに用いられるAD変換用LSIの概略構成例を 示すブロック図である。

【図2】

符号化&コード変換回路の概略構成を示すブロック図である。

【図3】

バイナリーグレイ変換回路の概略構成を示すブロック図である。

【図4】

 \bigcirc

電子カメラに用いられるフィルタの構成例を示す配置図である。

【図5】

実施例のAD変換回路における差分符号化とバイナリーグレイ変換の具体例を 示すコード変換説明図である。

【図6】

従来の撮像システムにおけるAD変換後の画像データの切り替わりビット数の 頻度と本発明を適用したシステムにおけるAD変換後の画像データの切り替わり ビット数の頻度を示すグラフである。

【図7】

AD変換後の画像データを処理するDSPの構成例を示すブロック図ある。

【図8】

DSPに設けられるグレイバイナリ差分復号回路の構成例を示すブロック図である。

【図9】

グレイーバイナリ変換回路の具体的な構成例を示すブロック図である。


【図10】

一般的な撮像システムの概略構成を示すブロック図である。

【符号の説明】


- 10 CCD
- 20 AD変換用LSI
- 21 相関二重サンプリング回路(CDS)
- 22 プログラマブルゲインアンプ (PGA)
- 23 AD変換回路 (ADC)
- 24 符号化&コード変換回路
- 25 出力バッファ
- 30 DSP (ディジタル・シグナル・プロセッサ)
- 31 グレイバイナリ差分復号回路

- 32 画像処理回路
- 33 圧縮/伸長回路
- 41 遅延回路
- 42 差分符号化回路
- 43 コード変換回路
- 50 メモリ
- 60 DA変換器
- 70 フィルタ
- 80 ディスプレイ
- 100 プリント配線基板




 \bigcirc

【図1】




【図2】




【図3】

 \bigcirc



【図4】




Су	Ye	Су	Ye	Су
Mg	G	Mg	G	Mg
Су	Ye	Су	Ye	Су
G	Mg	G	Mg	G

【図5】


3	<u> </u>	9	ê	(E)	(F)	9)	Ξ
ʊ	00	11001000 01100100	4	255(-1)(差分)	11111111	10000000	-
\rac{4}{\rac{1}{2}}	200		ည	254 (-2) (差分)	01111111	10000001	-
(5) 4	E	11001010 01100101	9	1 (差分)	0000000	00000001	-
2 + R + G + R + G	202	11001010	2	2 (差分)	01000000	00000000 00000011	2
' ' '	100	011001100	4	0 (差分)	00000000	00000000	0
1 12 4	200	11001000	4	(差分)	00000000	10101100 00000000	4
\frac{1}{2}	00_	011001100	4	100 (初期データ)	01100100		4
а I	200	11001000		200 (初期データ)	11001000	01011000	
色種類	十進数	パイナリコード	切替わり ビット数	² 岩 岩 岩 岩	バイナリュード	グレイトデード	均替わり ピット数
色	1 42) L 		本方式	8 U Ħ K.六	

【図6】


(A)




(B)




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 従来の撮像システムにおいては、AD変換回路が画像データを出力する際に発生した電源ノイズが、プリント配線基板上の電源ライン(Vccラインおよびグランドライン)を介してCCD側に回り込んだり、AD変換用LSI内部で電源ラインや半導体基板を通して出力回路側から入力端子側へ回り込んで表示画面にノイズが現われるという課題があった。

【解決手段】 AD変換されたディジタル画像データを出力する前に差分符号化 し、それをグレイコードに変換もしくはある固定値を加算するような所定のコー ド変換を行なってから出力するようにした。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2001-098750

受付番号

50100469190

書類名

特許願

担当官

第七担当上席 0096

作成日

平成13年 4月 2日

<認定情報・付加情報>

【提出日】

平成13年 3月30日

出願人履歴情報

識別番号

[000005108]

1. 変更年月日 1990年 8月31日 [変更理由] 新規登録

住 所 東京都千代田区神田駿河台4丁目6番地

氏 名 株式会社日立製作所

出願人履歷情報

識別番号

[000233527]

1. 変更年月日

1999年 8月27日

[変更理由] 住所変更

住 所

群馬県高崎市西横手町1番地1

氏 名

日立東部セミコンダクタ株式会社

出願人履歴情報

識別番号

[000233169]

1. 変更年月日

1998年 4月 3日

[変更理由]

名称変更

住 所

東京都小平市上水本町5丁目22番1号

氏 名

株式会社日立超エル・エス・アイ・システムズ